Лабораторные работы Archives - FPGA

Лабораторные работы

  • ЛР4 > Побудова схеми двійкового суматора та віднімача. Арифметичні дії над двійковими числами

    Тема: Двійкові суматори Мета роботи: Вивчення правил виконання арифметичних дій над двійковими числами і дослідження принципів …

    16.

    01.2014
  • ЛР2 > Дослідження логічних функцій і комбінаційних схем. Побудова логічних функції за таблицею істиності

    Тема: Дослідження логічних функцій і комбінаційних схем, побудова ДДНФ та ДКНФ функцій за їх таблицями …

    15.

    01.2014
  • ЛР1 > Моделювання простих логічних схем на базових логічних елементах, стенд UP2 і його мікросхеми FLEX10K та МАХ7000

    Тема: Моделювання простих логічних схем на базових елементах, структура и особливості роботи лабораторного макету Altera UP2 Мета …

    15.

    01.2014
  • ЛР0 > Вступ до лабораторних робіт з курсу «Функціонально-логічне проектування»

    Тема: Структура лабораторного практикуму з курсу Функціонально-логічне проектування. Правила оформення звітів з лабораторних робіт   …

    15.

    01.2014
  • ЛР3 > Синтез дешифратора адреси на стенді Altera UP2

    Тема: Синтез дешифратора адреси Мета роботи: Отримання навичок синтезу та моделювання заданих комбінаційних схем в САПР …

    15.

    01.2014
  • ЛР6 > Модернизация процессорного устройства

    Содержание: Доработка процессорного модуля, созданного на предидущей работе. Расширение сиcтемы команд, подключение внешнего модуля памяти команд …

    14.

    07.2013
  • ЛР4 > Арифметические устройства и перемножители

    Содержание: Реализация умножителя и других арифметических устройств на Verilog и средствами мегафункций Quartus II Теоретические …

    12.

    07.2013
  • ЛР3 > Построение конечных автоматов

    Содержание: Создание с помощью конечных автоматов, реализующих счетчик по модулю 10 и формирователь бегущей строки …

    11.

    07.2013
  • ЛР2 > Работа с блоками памяти в Quartus II

    Содержание: Использование блоков памяти при созданиии проектов в Quartus II. Мега-Функции RAM: 1-PORT и RAM: …

    09.

    07.2013
  • ЛР1 > Реализация последовательного умножителя двух 8-разрядных чисел

    Содержание: Реализация дешифратора, мультиплексора, буферного элемента, триггеров, счетчиков, конечных автоматов и АЛУ на Verilog. Объединение …

    08.

    07.2013