FPGA Archives - Page 2 of 9 - FPGA

FPGA

Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.

  • Відмінність між CPLD та FPGA

    Порівняння CPLD та FPGA Велика кількість доступних логічних пристроїв. CPLD зазвичай мають від тисяч до …

    12.

    07.2014
  • Огляд Quartus II

    Програмне забезпечення Quartus II Програмне забезпечення Quartus II включає в себе набір інструментальних засобів для …

    09.

    07.2014
  • Огляд сімейства ALTERA Stratix V

    Огляд пристроїв сімейства ALTERA Stratix V 28–нм. сімейство НВІС ПЛ Stratix V відрізняється високою швидкодією, високим ступенем інтеграції …

    02.

    07.2014
  • Сімейства MAX CPLD компанії Altera

    Огляд CPLD фірми ALTERA На ринку представлені CPLD різноманітних сімейств і в самих різних типів …

    26.

    06.2014
  • criterium Критерії оцінки контрольних робіт на екзамені в магістратуру

    КРИТЕРІЇ ОЦІНКИ КОНТРОЛЬНИХ РОБІТ  на вступних випробуваннях освітньо-кваліфікаційний рівень «магістр»   Таблиця перерахунку балів  

    23.

    06.2014
  • Verilog question Перечень тем, выносимых на вступительный экзамен в магистратуру по дисциплине «Основы проектирования ЭА на ПЛИС-1/2»

    Темы, выносимые на вступительный экзамен в магистратуру по дисциплине  Основы проектирования ЭА на ПЛИС-1/2 Методология …

    23.

    06.2014
  • codereuse Создание reusable-code на Verilog

    Написание многократно используемого кода при проектировании цифровых устройств на Verilog Введение в reusable-code На заре …

    07.

    06.2014
  • SystemVerilog_logo Цифровой автомат на Verilog

    Цифровой автомат на Verilog с использованием подхода многократно используемого кода Данная статья является иллюстрацией к …

    07.

    06.2014
  • logo-verilog ALU на Verilog

    Простое арифметико-логическое устройство (ALU) на Verilog Пример написания reusable-кода к данной статье.   Задание. Спроектировать арифметико-логическое устройство …

    07.

    06.2014
  • test bench verilog TestBench в Verilog

    Для чего надо писать Тест Бенчи при программировании на Верилог     HDL язык Verilog …

    01.

    05.2014
« Previous 1 2 3 4 9