Сімейства MAX CPLD компанії Altera

Огляд CPLD фірми ALTERA

На ринку представлені CPLD різноманітних сімейств і в самих різних типів корпусів. Значення напруги живлення, робочий струм, струм в режимі спокою і споживана потужність цих пристроїв також різні. У них використовується пам’ять різного типу й обсягу (ПЗУ, ОЗУ, двопортовий ОЗУ, асоціативна пам’ять, а також пам’ять прямого і зворотного магазинного типів). Деякі CPLD містять блоки ФАПЧ і автоматичного підстроювання по затримці, що забезпечують синтез тактової частоти, що дозволяє реалізовувати на таких мікросхемах DSP-алгоритми, а також функції системи на кристалі (табл.1).

Складні ПЛІС все ще іноді застосовуються в простих додатках, наприклад для декодування адреси, але все частіше їх можна знайти в портативних достатньо дешевих пристроях.

Мікросхеми CPLD з широкими функціональними можливостями і великим числом блоків введення / виведення вже вторгаються в області застосування FPGA. А оскільки для CPLD час затримки менше і більш передбачливе, ніж для FPGA, їм віддається перевага в тих випадках, коли потрібна високопродуктивна логіка і не вимагають пам’яті великого обсягу.

Основні постачальники CPLD – компанії Altera, Atmel, Cypress Semiconductor, Lattice Semiconductor, STMicroelectronics і Xilinx [1].

Таблиця 1[1].

Характеристики мікросхем CPLD сімейства MAX Altera

Протягом багатьох років компанія Altera розробляла архітектуру мікросхем ведучого сімейства CPLD – MAX 7000, добиваючись збільшення швидкодії і числа логічних МК, а також зниження робочої напруги і споживаної потужності лише за рахунок вдосконалення методів виготовлення та зменшення розмірів елементів схеми. 

Таблиця 2[1].

Основні характеристики мікросхем сімейства MAX

При побудові архітектури нової мікросхеми компанія прийняла несподіване рішення: МК, які традиційно використовуються в CPLD на основі програмованої матричної логіки замінити притаманними FPGA таблицями відповідності (LUT). У порівнянні зі звичайними CPLD нова мікросхема характеризується більшою щільністю упаковки, меншою динамічною потужністю і більш високою продуктивністю. На думку багатьох експертів, мікросхеми сімейства MAX II досить важко ототожнювати зі звичними CPLD на базі трасувальної матриці з добре передбачуваним часом затримки, хоча вони і володіють всіма перевагами звичайних складних ПЛІС, принаймні тими, на які звертає увагу споживач: енергонезалежність конфігураційної пам’яті і миттєва працездатність при включенні. Розробники Altera налаштували складові маршрутизації, вжили низку заходів щодо поліпшення передбачуваності часу затримки і продовжують вказувати логічну складність мікросхеми за кількістю МК, а не логічних елементів. Але нові мікросхеми по роз’ємах не сумісні з CPLD попереднього сімейства MAX. У сімейство MAX II входять чотири типи CPLD-мікросхем з енергонезалежною конфігураційної і користувальницької пам’яттю, виконаних по 0,18-мкм технології компанії Taiwan Semiconductor Manufacturing Co. (TSMC) з шестишаровою металізацією. CPLD сімейства містять від 240 до 2210 логічних елементів (у чотири рази більше, ніж у мікросхемах попередніх сімейств), що еквівалентно 128-2210 МК, і до 272 виводів (табл.2). Архітектура мікросхем складається з двомірної матриці логічних матричних блоків (ЛМБ) з 10 логічними елементами (ЛЕ) у кожному, банку енергонезалежної флеш-пам’яті і JTAG-порт управління та налагодження. Найбільш малий елемент архітектури мікросхеми сімейства – логічний – містить чотирьох входову LUT, що реалізовує будь-яку функцію чотирьох змінних. Крім того, ЛЕ містить програмований регістр і ланцюг перенесення даних. ЛМБ об’єднані системою міжз’єднань MultiTrack, яка містить ряди і стовпці міжз’єднань фіксованої протяжності, що забезпечує отримання передбачуваної і малої затримки поширення сигналу між логічними рівнями. Сигнали на виводи надходять від елементів введення / виведення (ЕВВ), розташованих на кінцях рядів і стовпців ЛМБ по периферії мікросхеми (рис.1).

Рис.1 Блок-схема мікросхеми CPLD сімейства MAX II[1]

Кожен ЕВВ містить двонаправлений буфер введення / виведення з поліпшеними характеристиками. Вхідний буфер ЕВВ містить додатковий тригер Шміта, що забезпечує завадостійкість на вході. Завдяки LUT-структурі і високій щільності елементів у CPLD сімейства MAX II ЕРМ1270 і ЕРМ2210 достатньо можливостей для реалізації логіки PCI-шин управління. Так, для реалізації цільової функції 32-біт/33-МГц PCI потрібно ~ 40% логічних елементів ЕРМ1270 – меншою з цих двох мікросхем. У результаті споживач може заощадити до 50% коштів на реалізацію такого інтерфейсу в системі в порівнянні з конструкціями на базі спеціалізованих мікросхем ASSP-типу.

У банку флеш-пам’яті виділений спеціалізований конфігураційний блок (Configuration Flash Memory – CFM), в який записується вся конфігураційна інформація СОЗУ. При подачі живлення CFM-блок автоматично завантажує конфігураційні дані, забезпечуючи практично миттєве (через 200 мкс. після встановлення стабільного напруги живлення) включення мікросхеми. Передбачена можливість перепрограмування енергонезалежної конфігураційної пам’яті при роботі логічних блоків на основі СОЗУ. Інша, менша, частина банку пам’яті виділена для зберігання призначених для користувача даних.

Ємність пам’яті користувача (User Flash Memory – UFM), вперше реалізованої в ПЛІС, становить 8 Кбіт. Пам’ять користувача забезпечує програмовані з’єднання портів з логічною матрицею для зчитування та запису даних. Поруч з UFM-блоком розташовані три ряди ЛМБ, а число сусідніх стовпців для різних мікросхем сімейства різне (рис.2). До переваг мікросхем нового сімейства відноситься також мала споживана потужність, яка на порядок менше, ніж у CPLD попередніх сімейств. Струм в режимі простою складає 2 мА. Напруга живлення мікросхем сімейства 1,8-3,3 В. Завдяки багатовольтному інтерфейсу мікросхеми MAX II можуть взаємодіяти з системами на напругу 1,5; 1,8; 2,5 і 3,3 В.

Прилади нового сімейства компанії Altera призначені для “ціночутливості” універсальних засобів упорядкування включення живлення, конфігурування систем, запаралелювання інтерфейсу.

Поява нового сімейства CPLD, очевидно, свідчить про рішення компанії повернутися до виробів, які власне і “зробили” її, і вкласти серйозні технічні засоби в розвиток ПЛІС цього типу.

Рис. 2 Архітектурний план CPLD сімейства MAX II[1]

На основі проявленого інтересу споживачів до мікросхем нового сімейства Altera прогнозує істотне зростання продажів CPLD, які в кінцевому підсумку можуть зрости з сучасного рівня в ~ 500 млн. дол. до 2 млрд. дол. щорічно. Це означає, що CPLD будуть успішно конкурувати з ПЛІС на перепалюваних перемичках і FPGA з незалежною пам’яттю. Правда, навряд чи компанія піде на “поїдання” частки ринку власних FPGA сімейства Cyclone[1].

ПЛІС сімейства MAX Altera

Сімейства ПЛІС серії MAX є недорогим засобом, призначеним для вирішення широкого кола завдань, у яких не потрібен великої логічної ємності. Мікросхеми цієї серії є енергонезалежним – конфігурація зберігається в блоці конфігураційної Flash-пам’яті (MAX V, MAX II) або в осередках EEPROM (MAX3000, MAX7000). ПЛІС серії MAX готові до роботи відразу після включення живлення. Мікросхеми цієї серії підтримують режим внутрішньосхемного програмування за JTAG-інтерфейсом[3].

Таблиця 3[3].

Сімейства MAX фірми Altera

ПЛІС сімейства MAX V

ПЛІС сімейства MAX V є енергонезалежним (конфігурація зберігається в блоці конфігураційної Flash-пам’яті) і готові до роботи відразу після включення живлення. Мікросхеми цього сімейства підтримують режим внутрішньосхемного програмування за JTAG-інтерфейсу.

Сімейство MAX V надає розробникам широкий вибір мікросхем за логічною ємності і за типами корпусів. ПЛІС MAX V відрізняються низьким енергоспоживанням – до 50% нижче в порівнянні з конкуруючими сімействами.

Архітектура сімейства MAX V, яка об’єднує різні вузли (масив програмованої логіки, призначену для користувача Flash-пам’ять і вбудований RC-генератор) дозволяє знизити загальну вартість розроблюваної системи[3].

ПЛІС сімейства MAX II Altera

ПЛІС сімейства MAX II є енергонезалежним (конфігурація зберігається в блоці конфігураційної Flash-пам’яті) і готові до роботи відразу після включення живлення. Мікросхеми цього сімейства підтримують режим внутрішньосхемного програмування за JTAG-інтерфейсу. Енергоспоживання ПЛІС MAX II знижено в 10 разів у порівнянні з ПЛІС попередніх поколінь. Архітектура сімейства MAX II поєднує різні вузли (масив програмованої логіки, призначену для користувача Flash-пам’ять, вбудований RC-генератор, вбудований лінійний регулятор напруги) дозволяє знизити загальну вартість розроблюваної системи. Сімейство MAX II включає в себе дві підродини, відмінною особливістю яких є відсутність вбудованого лінійного регулятора напруги:

 

  • MAX II G – напруга живлення ядра 1.8 В.
  • MAX II Z – напруга живлення ядра 1.8 У, ультранизьке статичне енергоспоживання, розширена номенклатура типів корпусів[3].

ПЛІС сімейства MAX3000A

ПЛІС сімейства MAX3000A є енергонезалежним (конфігурація зберігається в осередках EEPROM) і готові до роботи відразу після включення живлення. Мікросхеми цього сімейства підтримують режим внутрішньосхемного програмування за JTAG-інтерфейсу. Архітектура сімейства MAX3000A забезпечує фіксований час поширення сигналів усередині ПЛІС. Блоки введення / виведення ПЛІС MAX3000A дозволяють працювати з 5-вольтовими вхідними сигналами.

ПЛІС сімейств MAX7000B/AE/S є енергонезалежним (конфігурація зберігається в осередках EEPROM) і готові до роботи відразу після включення живлення. Мікросхеми цих родин підтримують режим програмування всередині схеми за JTAG-інтерфейсом. Архітектура сімейств MAX7000 забезпечує фіксований час поширення сигналів усередині ПЛІС[3].

Сімейства MAX7000B, MAX7000AE і MAX7000S

Сімейства MAX7000B, MAX7000AE і MAX7000S розрізняються напругами живлення ядра і підтримуваними рівнями зовнішніх сигналів. Всі ці сімейства працюють з 5-вольтовими вхідними сигналами, але напруга живлення введення / виведення 5.0 B є тільки у сімейства MAX7000S[3].

Список використаних джерел

1. Майская В. ПЛИСы всякие нужны, ПЛИСы всякие важны / В. Майская // Электроника. — 2005.
№.3.

2. ПЛИС Wikipedia [Електронний ресурс].

3. Семейства ПЛИС серии MAX [Електронний ресурс]. 

4. Технология устройств CPLD [Електронний ресурс]. 

Автор: Омелян А.В., ДК-12, ФЕЛ, КЕОА, НТУУ «КПІ»