Инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных и разрешения счета

Опишите на языке Verilog следующее устройство:
Восьмиразрядный инкрементирующий  двоичный счетчик с синхронными сигналами  загрузки данных (load) и разрешения счета (enable)

Решение

Счетчик имеет 4-е входа: тактовый, разрешения счета и разрешения загрузки, информационный.
Размерность входного информационного и выхода сяета – 8 разрядов (по умолчанию), задается параметром WIDTH. 
Счетчик полностью синхронный. При появлении переднего фронта тактового сигнала
проверяется наличие 1 на входе загрузки, и если она разрешена, значение со входа копируется
в регистр count (он же и выход).
Если на load логический ноль, происходит инкремент значения в регистре count.