МКР 1 > «Основи проектування електронної апаратури на ПЛІС – 1»: Перелік завдань на модульну контрольну роботу

Тема: Завдання на Модульну контрольну роботу з курсу «Основи проектування електронної апаратури на ПЛІС – 1»

 Структура модульної контрольної роботи

Дані методичні вказівки містять перелік контрольних запитань, які виносяться на модульну контрольну роботу під час другого атестаційного тижня по дисциплині «Основи проектування електронної апаратури на ПЛІС – 1».

Основною метою модульної контрольної роботи є проміжний контроль знань студентів, за результатами якого викладач виставляє атестацію з дисціплини «Основи проектування електронної апаратури на ПЛІС – 1».

На виконання модульної контрольної роботи відводиться дві години. Робота містить три запитання, два теоретичних та одне практичне. Приклади варіантів завдань, які виносяться на модульну контрольну роботу, наведені нижче.

Варіанти завдань до модульної контрольної роботи

Контрольне завдання № 1

  1. Цифрові пристрої. Розвиток методології проектування цифрових пристроїв.
  2. Аналогові блоки ПМЗА.
  3. Генератор одиночного імпульсу змінюваної тривалості. Тривалість імпульсу задається вхідним трьохрозрядним кодом. Запуск генератора – по зовнішньому сигналу «Старт».

Контрольне завдання № 2

  1. Основні етапи проектування цифрових пристроїв.
  2. Цифрові блоки ПМЗА.
  3. Генератор пачки імпульсів фіксованої тривалості. Кількість імпульсів задається вхідним трьохрозрядним кодом. Запуск генератора – по зовнішньому сигналу «Старт».

Контрольне завдання № 3

  1. Мови проектування апаратури (HDL), призначення, розвиток, можливості.
  2. Програмувальні матриці змішаної архітектури (ПМЗА). Особливості побудови.
  3. Обладнання перевірки парності вхідних восьмирозрядних слів. Біт парності додається до вхідного коду.

Контрольне завдання № 4

  1. Моделювання. Призначення й основні способи моделювання.
  2. Архітектура складних конфігурованих аналогових матриць.
  3. Пристрій перевірки на непарність вхідних восьмирозрядних слів. Біт непарності додається до вхідного коду.

Контрольне завдання № 5

  1. Тестові файли (test-bench). Призначення. Особливості моделюючої програми Modelsim.
  2. Прості ПАМ. Архітектурні особливості.
  3. Генератор сигналу зі змінюваною частотою. Частота задається вхідним трьохрозрядним кодом. Запуск генератора – по зовнішньому сигналу «Старт».

Контрольне завдання № 6

  1. Мова Verilog. Призначення й особливості. Поведінковий і структурний опис пристроїів.
  2. Особливості застосування вузлів на конденсаторах, що перемикаються.
  3. Лічильник-дільник вхідної частоти. Коефіцієнт розподілу задається вхідним трьохрозрядним кодом.

Контрольне завдання № 7

  1. Конструкція module
    мови Verilog. Порти – типи й оголошення.
  2. Основи програмованих аналогових матриць (ПАМ). конденсатори, що перемикаються.
  3. Двійковий лічильник по модулю 12 з можливістю зміни напрямку рахунку.

Контрольне завдання № 8

  1. Типи даних у мові Verilog. Особливості різних типів даних.
  2. Блоки вводу-виводу Soc. Блоки керування тактовою частотою.
  3. Чотрирьохрозрядний лічильник Джонсона. Послідовність зміни станів даного лічильника наступна: 0h – 1h – 3h – 7h – Fh – Eh – Ch – 8h -0h.

Контрольне завдання № 9

  1. Масиви в мові Verilog (елементи пам’яті). Оголошення параметрів. Присвоєння значень змінним.
  2. Арифметичні блоки Soc.
  3. Блок пам’яті типу FIFO, що полягає із шести восьмирозрядних гнізд.

Контрольне завдання № 10

  1. Арифметичні оператори мови Verilog. Оператори еквівалентності й порівняння.
  2. Блоки пам’яті Soc. Можливості.
  3. Шостнадцятирозрядний регістр зсуву з паралельним завантаженням.

Контрольне завдання № 11

  1. Логічні оператори мови Verilog. Оператори конкатенації й реплікації.
  2. Логічне гніздо Soc. Особливості роботи.
  3. Восьмирозрядний циклічний регістр із паралельним завантаженням і змінюваним напрямком зрушення.

Контрольне завдання № 12

  1. Процедурні блоки мови Verilog. Список виклику процедурного блоку. Блокувальне й неблокувальне присвоєння.
  2. Характеристики мікросхем типу «системі-на-кристалі» (Soc). Структура Soc.
  3. Обладнання порівняння двох восьмирозрядних чисел. Результат порівняння – сигнал «більше», «менше» або «рівно».

Контрольне завдання № 13

  1. Задання часових затримок у мові Verilog. Директива timescale.
  2. Додаткові блоки FPGA.
  3. Обладнання пошуку найбільшого значення в масиві пам'яті, що складається з восьми чотирьохрозрядних слів. Результат пошуку – адреса й значення числа.

Контрольне завдання № 14

  1. Умовний оператор IF-ELSE. Оператор CASE.
  2. Блоки вводу-виводу FPGA. Система з'єднань.
  3. Розробити арифметичний пристрій, що обчислює середнє значення для чотирьох восьмирозрядних вхідних чисел.

Контрольне завдання № 15

  1. Оператори циклу мови Verilog.
  2. Структура мікросхем FPGA. Варіанти реалізації логічних блоків FPGA.
  3. Обладнання множення двох чотирьохрозрядних чисел з наступним накопиченням (операція МАС).

Контрольне завдання № 16

  1. Підпрограми в мові Verilog (task і function).
  2. Базова ячейка, функціональна ячейка, еквівалентний вентиль. Внутрішня й периферійна області БМК.
  3. Розробити арифметичний пристрій, що реалізує наступне рівняння: Y(i) = 0.85*X(i) + 0.15*Y(i1), де Y(i) – вихідне значення, X(i) – вхідне значення, Y(i-1) – вихідне значення, отримане на попередньому кроці.

Контрольне завдання № 17

  1. Вбудовані примітиви в мові Verilog. Спосіб визову. Примітиви, створювані користувачем.
  2. Базові матричні кристали (БМК). Різновиди БМК.
  3. Розробити арифметичний пристрій, що реалізує наступне рівняння: Y(i) = 0.86*X(i) + 0.93*Y(i1) – 0.93*Y(i-2), де Y(i) – вихідне значення, X(i) – вхідне значення, Y(i-1) і Y(i-2) – вихідні значення, отримані на попередніх кроках.

Контрольне завдання № 18

  1. Виклик і підключення компонентів у мові Verilog.
  2. Блоки вводу-виводу CPLD. Програмувальна матриця з'єднань.
  3. Розробити арифметичний пристрій, що обчислює різниця квадратів двох вхідні чотирьохрозрядних чисел.

Контрольне завдання № 19

  1. Тестовий файл (test-bench) мовою Verilog.
  2. Складні програмовані логічні пристрої (CPLD). Структура CPLD. Логічна ячейка CPLD.
  3. Розробити арифметичний пристрій, що обчислює значення факторіала для чотирьох вхідних чотирьохрозрядних чисел.

Контрольне завдання № 20

  1. Системні функції мови Verilog. Директиви компілятора.
  2. Універсальні класичні ПЛМ. Архітектура логічного гнізда.
  3. Обладнання, що виконує перестановку парних і непарних тетрад у вхідному шостнадцатирозрядному числі.

Контрольне завдання № 21

  1. Опис синхронних і асинхронних пристроїів мовою Verilog.
  2. Розвиток архітектури класичних ПЛМ. Узагальнена структура класичної ПЛМ.
  3. Реалізувати кінцевий автомат, схема якого представлена на рисунку.

Автомат має 9 станів – A, B, C, D, E, F, G, H і I. Вхідні сигнали Reset і w, вихідний сигнал OUT1. Вихідний сигнал залежить тільки від поточного стану кінцевого автомата.

Контрольне завдання № 22

  1. Кінцеві автомати. Опис кінцевих автоматів мовою Verilog.
  2. Класичні ПЛМ. Особливості архітектури.
  3. Реалізувати мікропрограмний автомат, блок-схема якого представлена нижче:

Y – стану автомата, x – вхідні сигнали. Вихідні сигнали і їх значення задайте самостійно.

Контрольне завдання № 23

  1. Яка відмінність між wire і reg? Їхнє призначення й застосування.
  2. Сімейства мікросхем FPGA фірми Altera. Коротка характеристика й області застосування.
  3. Обладнання пошуку найменшого значення в масиві пам'яті, що полягає з восьми чотирьохрозрядних слів. Результат пошуку – адреса й значення числа.

Контрольне завдання № 24

  1. Яка відмінність між конструкціями always і initial. Їхнє призначення й застосування.
  2. Сімейства мікросхем FPGA фірми Xilinx. Коротка характеристика й області застосування.
  3. Двійковий лічильник по модулю 10 з можливістю зміни напрямку рахунку.

Контрольне завдання № 25

  1. Яка відмінність між task і function? Де їх застосовують.
  2. Відмінності між CPLD і FPGA. Області застосування.
  3. Обладнання, що виконує перестановку старшої й молодшої тетрад у вхідному шестнадцатиразрядному числі.

Контрольне завдання № 26

  1. Яка відмінність між integer і reg? Їхнє призначення й застосування.
  2. Обладнання гнізда LUT FPGA. Призначення й функціональні особливості.
  3. Розробити арифметичний пристрій, що обчислює результат розподілу суми на різницю двох 8-ми розрядних чисел.

Контрольне завдання № 27

  1. Відмінності між конструкціями if-else і case? У яких ситуаціях яку конструкцію краще застосовувати?
  2. Мережі на кристалі. Призначення. Особливості організації.
  3. Розробити арифметичний пристрій, що обчислює поліном Y(x) = a1*x+a2*x2+a3*x3. Де a1, a2, а3 – вхідні коефіцієнти. А x – вхідне значення.

Контрольне завдання № 28

  1. Відмінності між casex, casez конструкцій і звичайного case. Для чого їх застосовують?
  2. Способи тактування SoС. GALS системи, способи організації.
  3. Розробити арифметичний пристрій, що реалізує наступне рівняння: Y(i) = 0.5*X(i) + 0.77*Y(i-1) – 0.88*Y(i-2), де Y(i) – вихідне значення, X(i) – вхідне значення, Y(i-1) і Y(i-2) – вихідні значення, отримані на попередніх кроках.

Контрольне завдання № 29

  1. Конструкція generate. Призначення й застосування.
  2. DSP блоки SoС, призначення й способи організації.
  3. Реалізувати асинхронний автомат. Передбачити сигнал скидання й установки в початковий стан.

Контрольне завдання № 30

  1. Призначення директив компілятора ifdef, ifndef, elseif, endif. Приведіть приклади їх використання.
  2. Організації системи виводів FPGA. Яким образом забезпечуються підтримка різних рівнів напруги?
  3. Розробити арифметичний пристрій, що обчислює факторіал добутку двох вхідних чотирьохрозрядних чисел.

 

Список рекомендованої літератури

  1. Скляров В.А., Новиков С.В., Ярмолик В.Н. Автоматизация проектирования ЭВМ. – Минск: Вышэйшая школа, 1990. – 356 с.
  2. Потёмкин И.С. Функциональные узлы цифровой автоматики.- М.: Энергоатом издат, 1988.
  3. Прикладная теория цифровых автоматов / К.Г.Самофалов и др.- К.: 1987.
  4. Цифровая и вычислительная техника / Под ред. Э.В. Евреинова.- М.: Радио и связь, 1991.
  5. Рябенький В.М., Ушкаренко О.О. MAX+plusII. Основи проектування цифрових пристроїв на ПЛІС. – К.: “Корнійчук”, 2004.
  6. Методичні вказівки до виконання курсового проекту по курсу “Конструюванні електронних засобів”, Губар В.Г., Кучернюк П.В., електронне видання.