ЛР2 > Дослідження логічних функцій і комбінаційних схем. Побудова логічних функції за таблицею істиності

Тема: Дослідження логічних функцій і комбінаційних схем, побудова ДДНФ та ДКНФ функцій за їх таблицями істиності

Мета роботи: Вивчити функції алгебри логіки і навчитися будувати комбінаційні схеми.

Завдання

Завдання №1

Представити функцію алгебри логіки, задану таблицею істинності, у вигляді:

– Досконалої диз’юнктивної нормальної форми (ДДНФ);

– Досконалої кон’юнктивної нормальної форми (ДКНФ);

– ДДНФ у вигляді послідовності десяткових чисел;

– ДКНФ у вигляді послідовності десяткових чисел;

– ДДНФ інверсної функції;

– ДКНФ інверсної функції.

Завдання №2

За отриманими ДДНФ і ДКНФ побудувати логічні схеми.

Завдання №3

Перевірити функціонування пристрою відповідно до таблиці істинності за допомогою симулятора.

Завдання №4

Перевірити функціонування пристрою відповідно до таблиці істинності використовуючи налагоджувальний модуль UP2.

Варіанти завдань наведені в кінці роботи.

Методичні вказівки

Побудова схеми за довільною таблицею істинності

Кожна логічна схема без пам’яті повністю описується таблицею істинності. При цьому не обов’язково щоб всі комбінації вхідних сигналів були корисними. Можлива ситуація, коли тільки частина комбінацій вхідних сигналів є корисною. У цьому випадку вихідні сигнали для решти комбінацій вхідних сигналів можуть бути довизначені довільно. Зазвичай при цьому намагаються вибирати вихідні сигнали таким чином, щоб схема вийшла найпростішою.

Для реалізації логічних схем з довільною таблицею істинності використовується поєднання найпростіших логічних елементів “І” “АБО” “НЕ”. Існує два способи синтезу схем, що реалізують довільну таблицю істинності. Це ДКНФ (логічний добуток суми вхідних сигналів) і ДДНФ (сума логічних добутків вхідних сигналів).

При побудові схеми, що реалізує довільну таблицю істинності,кожен вихід аналізується (і будується схема) окремо. В даний час найбільш поширені мікросхеми, сумісні з ТТЛ технологією, а в цій технології найпростіше отримати елементи “І”. Тому першим розглянемо спосіб реалізації довільної таблиці істинності заснований на ДДНФ.

Для реалізації таблиці істинності за допомогою логічних елементів “І” досить розглянути тільки ті рядки таблиці істинності, які містять логічні “1” в вихідному сигналі. Рядки, що містять у вихідному сигналі логічний 0 в побудові схеми не беруть участь. Кожен рядок, що містить у вихідному сигналі логічну “1”, реалізується схемою логічного “І” з кількістю входів, що збігається з кількістю вхідних сигналів в таблиці істинності.

Вхідні сигнали, описані в таблиці істинності логічної одиницею, подаються на вхід цієї схеми безпосередньо, а вхідні сигнали, описані в таблиці істинності логічним нулем, подаються на вхід цієї ж схеми “І” через інвертори. Об’єднання сигналів з виходів схем “І”, що реалізують окремі рядки таблиці істинності, проводиться за допомогою схеми логічного “АБО”. Кількість входів в схемі “АБО” визначається кількістю рядків у таблиці істинності, в яких у вихідному сигналі присутня логічна одиниця.

Розглянемо конкретний приклад. Нехай необхідно реалізувати таблицю істинності, наведену на рис. 1:

Рис. 1. Довільна таблиця істинності.

Для побудови схеми, що реалізує сигнал Out0, досить розглянути рядки, виділені червоним кольором. У таблиці істинності три рядки, що містять одиницю у вихідному сигналі Out0, тому у формулі ДДНФ буде міститися три добутка вхідних сигналів:

Отримана формула реалізуються мікросхемою D2 на малюнку 2. Як і у формулі кожен рядок реалізується своєю схемою “І”, потім виходи цих схем об’єднуються схемою “АБО”. Кількість входів елемента “І” однозначно визначається кількістю вхідних сигналів в таблиці істинності. Кількість цих елементів, а значить і кількість входів в логічному елементі “АБО” визначається кількістю рядків з одиничним сигналом на виході схеми, що реалізується.

Рис. 2. Принципова схема, що реалізує таблицю істинності, наведену на рис. 1.

Для побудови схеми, що реалізує сигнал Out1, досить розглянути рядки, виділені зеленим кольором. Ці рядки реалізуються мікросхемою D3. Принцип побудови цієї схеми не відрізняється від прикладу, розглянутого вище. У таблиці істинності присутні всього три рядки, що містять одиницю у вихідному сигналі Out1, тому у формулі ДДНФ виходу Out1 буде міститися три добутки вхідних сигналів:

Зазвичай при побудові цифрових схем після реалізації таблиці істинності проводиться мінімізація схеми, але для спрощення розуміння матеріалу мінімізація проводитися не буде. Це виправдано ще й з тієї точки зору, що немінімізовані схеми зазвичай мають максимальну швидкодію. При реалізації схеми на ТТЛ мікросхемах швидкодія всього вузла дорівнюватиме швидкодії одиночного інвертора.

Застосування ДКНФ виправдано при великій кількості одиниць у вихідному сигналі, як, наприклад, у таблиці істинності, що наведена в таблиці 1.

Для реалізації таблиці істинності за допомогою логічних елементів “АБО” досить розглянути тільки ті рядки таблиці істинності, які містять логічні “0” в вихідному сигналі. Рядки, що містять у вихідному сигналі логічну 1 в побудові схеми участь не беруть. Кожен рядок, що містить у вихідному сигналі логічний “0”, реалізується схемою логічного “АБО” з кількістю входів, що збігається з кількістю вхідних сигналів в таблиці істинності.

Вхідні сигнали, описані в таблиці істинності логічним нулем, подаються на вхід цієї схеми безпосередньо, а вхідні сигнали, описані в таблиці істинності логічною одиницею, подаються на вхід цієї ж схеми “АБО” через інвертори. Об’єднання сигналів з виходів схем “АБО”, що реалізують окремі рядки таблиці істинності,проводиться за допомогою схеми логічного “І”. Кількість входів в схемі “І” визначається кількістю рядків у таблиці істинності, в яких у вихідному сигналі присутня логічна одиниця.

Таблиця 1. Приклад таблиці істинності

 

№ комбінації Входи Виходи
0 0 0 1 0
0 1 0 0 0
0 1 0 1 1 0
0 1 1 0 1 0

Для побудови схеми, що реалізує сигнал Out0, досить розглянути рядки, виділені курсивом. У розглянутій таблиці істинності є всього два рядки, що містять логічний нуль у вихідному сигналі, тому у формулі ДКНФ буде міститися дві суми вхідних сигналів:

Отримана формула в схемі на наступному рисунку реалізуються мікросхемою D2.

Для побудови схеми, що реалізує сигнал b, досить розглянути рядки, виділені жирним шрифтом. Ці рядки в схемі реалізуються мікросхемою D3. Принцип побудови цієї схеми не відрізняється від прикладу, розглянутого вище. У таблиці істинності присутні всього два рядки, що містять нуль у вихідному сигналі b, тому у формулі ДКНФ виходу b буде міститися дві суми вхідних сигналів:

.

Контрольні запитання

  1. Записати закони двоїстості (теореми де Моргана).
  2. Визначення таблиці істинності. Яку кількість рядків і стовпчиків містить таблиця істинності? Привести приклад.
  3. Перерахуйте відомі вам способи опису функцій алгебри логіки. Наведіть приклади.
  4. У чому полягає принцип двоїстості? Запишіть принцип двоїстості.
  5. Реалізувати логічну операцію АБО для двох змінних х1 і х2 на базі логічних елементів І-НЕ.
  6. Реалізувати логічну операцію І для двох змінних х1 і х2 на базі логічних елементів І-НЕ.
  7. Запишіть закон двоїстості Шеннона. У чому полягає цей закон?
  8. Запишіть теорему розкладу Шеннона.
  9. Виконати розклад функції (використовуючи теорему розкладу Шеннона) позмінним х1 та х2:

    f(y2,y1, х2, х1) = y1∙ х1y2∙ х2 y2∙y1

  10. Навести загальний вигляд розв’язання систем логічних рівнянь і умову існування розв’язку.
  11. Що в загальному розв’язку систем логічних рівнянь представляють собою  та ? Яка умова повинна виконуватися для існування розв’язку?
  12. Дати визначення мінтерму. Навести приклад.
  13. Дати визначення макстерму. Навести приклад.
  14. Дати визначення ДДНФ. Навести приклад. Пояснити поняття “досконала”.
  15. Дати визначення ДДНФ. Навести приклад. Пояснити поняття “нормальна”.
  16. Дати визначення ДКНФ. Навести приклад. Пояснити поняття “досконала”.
  17. Дати визначення ДКНФ. Навести приклад. Пояснити поняття “нормальна”.

 

Варіанти завдань

Варіанти завдань вибирати відповідно до списку студентів.

Номери у списку 21, 22, 23, 24, 25 – відповідають варіантам 1, 2, 3, 4, 5.

 

         
           

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 
10 
 

 

 

 

 
11 
 

 

 

 

 
12 
 

 

 

 

 
13 
 

 

 

 

 
14 
 

 

 

 

 
15 
 

 

 

 

 
         
           

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 
10 
 

 

 

 

 
11 
 

 

 

 

 
12 
 

 

 

 

 
13 
 

 

 

 

 
14 
 

 

 

 

 
15 
 

 

 

 

 
         
           

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 
10 
 

 

 

 

 
11 
 

 

 

 

 
12 
 

 

 

 

 
13 
 

 

 

 

 
14 
 

 

 

 

 
15