ЛР6(доп.) > Модуль обработки событий Event Manager процессора TMS320F2812: блок встроенных компараторов

Тема: Модуль обработки событий процессора TMS320F2812 – формирование ШИМ с помощью блока встроенных компараторов. Назначение регистров блока встроенных компараторов

    Продолжим знакомство с модулем обработки событий EVA процессора TMS320F2812 с изучения встроенных компараторов событийного устройства (Full Compare 1 – 3) (рисунок 1).

 


Рисунок 1. Структурная схема событийного устойства EVA [1]

 

    Блок встроенных компараторов событийного устройства предназначен для формирования выходных управляющих сигналов с широтно-импульсной модуляцией (ШИМ, PWM). Пример сигнала с широтно-импульсной модуляцией показан на рисунке 2.


Рисунок 2. Пример сигнала с широтно-импульсной модуляцией

 

Какие же особенности присущи ШИМ-сигналу? Во-первых, ШИМ-сигнал представляет собой набор импульсов с фиксированной частотой следования. Во-вторых, амплитуда формируемых импульсов постоянна. В-тетьих, длительность импульсов пропорциональна мгновенному значению модулирующего сигнала. В-четвертых, мощность формируемого ШИМ-сигнала пропорциональна мощности модулирующего сигнала. Другими словами, широтно-импульсная модуляция позволяет представить выходной аналоговый сигнал с помощью последовательности цифровых импульсов. Для восстановления аналогового сигнала достаточно просто проинтегрировать последовательность этих импульсов (например, с помощью простого фильтра низкой частоты, ФНЧ). Чем больше импульсов располагается в одном периоде модулирующего сигнала, тем точнее он воспроизводится. Поэтому всегда, когда речь заходит о ШИМ-сигнале, упоминается о двух значениях частоты. Первая частота – это частота следования импульсов, или «несущая» частота. Вторая, более низкая – частота выходного сигнала, или «модулирующая» частота.

ШИМ-сигнал находит широкое применение для управления электродвигателем. В этом случае, синусоидальный управляющий сигнал используется для формирования последовательности импульсов, а сама обмотка двигателя служит в качестве интегрирующего звена (ФНЧ).

Модуль обработки событий процессора TMS320F2812 может формировать выходной ШИМ-сигнал двумя способами – это, так называемый, «симметричный» и «несимметричный» ШИМ-сигнал. Пример несимметричного ШИМ-сигнала показан на рисунке 3. В этом случае таймер событийного устройства работает в режиме непрерывного прямого счета. Величина, записанная в регистр периода таймера T1PR, определяет период формируемого сигнала.


    Рисунок 3. Формирование несимметричного ШИМ-сигнала [1]

 

На рисунке 4 показан пример симметричного ШИМ-сигнала. В этом случае таймер событийного устройства работает в режиме непрерывного прямого/реверсивного счета. Величина, записанная в регистр периода таймера T1PR, определяет половину периода формируемого сигнала.

 


    Рисунок 4. Формирование симметричного ШИМ-сигнала [1]

 

    Структурная схема блока встроенных компараторов событийного устройства показана на рисунке 5. Блок состоит из трех компараторов, которые используются для формирования шести выходных ШИМ-сигналов PWM1 – PWM6 (два сигнала формируются одним компаратором). В 16-разрядных регистрах CMPR1, CMPR2 и CMPR3 (для EVA) хранятся значения, определяющие момент переключения каждого из компараторов. Другими словами, эти величины определяют длительность активного уровня формируемого ШИМ-сигнала. Величины, записанные в эти регистры, сравниваются с текущим значением регистра-счетчика таймера 1 T1CNT (для EVA) или таймера 3 T3CNT (для EVВ). При совпадении этих значений происходит изменение уровня сигнала на двух соответствующих выходных контактах процессора.


Рисунок 5. Структурная схема блока встроенных компараторов [1]

 

Активный уровень выходного ШИМ-сигнала определяется значением, записанным в управляющий регистр ACTRA (для EVA) или ACTRВ (для EVВ). Управление работой блока встроенных компараторов осуществляется с помощью 16-разрядного регистра COMCONA (для EVA) или COMCONВ (для EVВ), доступного по записи и чтению. Адреса регистров, входящих в состав блока встроенных компараторов, и их назначение показано в таблице 1 [1].

 

Таблица 1. Регистры блока встроенных компараторов событийного устройства EVA и EVB [1].

Наименование

Адрес

Назначение

COMCONA

0x7411

Управляющий регистр блока встроенных компараторов EVA

ACTRA 

0x7413 

Регистр-формирователь активного уровня выходных сигналов EVA

DBTCONA

0x7415

Регистр-формирователь задержки переключения для выходных сигналов EVA

CMPR1

0x7417

Регистр компаратора 1

CMPR2

0x7418 

Регистр компаратора 2

CMPR3 

0x7419 

Регистр компаратора 3

COMCONB

0x7511

Управляющий регистр блока встроенных компараторов EVB

ACTRB 

0x7513 

Регистр-формирователь активного уровня выходных сигналов EVB

DBTCONB

0x7515

Регистр-формирователь задержки переключения для выходных сигналов EVB

CMPR4

0x7517

Регистр компаратора 4

CMPR5

0x7518 

Регистр компаратора 5

CMPR6 

0x7519 

Регистр компаратора 6

 

    Структура управляющего регистра блока встроенных компараторов событийного устройства EVA представлена на рисунке 6. Данный регистр доступен по чтению и записи.

 


Рисунок 6. Структура управляющего регистра блока встроенных компараторов событийного устройства EVA [1]

 

Назначение бит в этом регистре следующее:

– бит 15 CENABLE – бит разрешения работы блока встроенных компараторов. Установка этого бита в состояние логического «0» запрещает их работу. Установка этого бита в состояние логической «1» разрешает работу.

бит 14 CLD1 и бит 13 CLD0 – выбор условия перезаписи значения из «теневых» регистров в регистры компараторов 1 – 3:

    00 – когда значение регистра-счетчика таймера 1 равно 0;

    01 – когда значение регистра-счетчика таймера 1 равно 0 или совпадает со значением регистра периода таймера 1;

    10 – немедленная перезапись;

    11 – зарезервировано.

– бит 12 SVENABLE – бит разрешения работы блока встроенных компараторов в режиме формирования пространственного ШИМ-вектора. Установка этого бита в состояние логического «0» запрещает работу в этом режиме. Установка этого бита в состояние логической «1» разрешает работу в данном режиме.

бит 11 ACTRLD1 и бит 10 ACTRLD0 – выбор условия перезаписи значения из «теневого» регистра в регистр-формирователь активного уровня выходных сигналов:

    00 – когда значение регистра-счетчика таймера 1 равно 0;

    01 – когда значение регистра-счетчика таймера 1 равно 0 или совпадает со значением регистра периода таймера 1;

    10 – немедленная перезапись;

    11 – зарезервировано.

– бит 9 FCMPOE – бит разрешения выходов блока встроенных компараторов. Используется в том случае, когда запрещено применение расширенных функций событийного устройства EVA (в дополнительном регистре управления EXTCONA (см. урок № 6) нулевой бит установлен в состояние логического «0»). Установка в состояние логического «0» этого бита переводит в высокоимпедансное состояние выходы PWM1 – PWM6. Установка этого бита в состояние логической «1» – нормальный режим работы.

– бит 8 PDPINTA Status – бит, отражающий текущее состояние сигнала на внешнем входном контакте PDPINTA процессора.

– бит 7 FCMP3OE – бит разрешения выходов третьего компаратора. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA (в дополнительном регистре управления EXTCONA нулевой бит установлен в состояние логической «1»). Установка в состояние логического «0» этого бита переводит в высокоимпедансное состояние выходы PWM5 и PWM6. Установка этого бита в состояние логической «1» – нормальный режим работы.

– бит 6 FCMP2OE – бит разрешения выходов второго компаратора. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA (в дополнительном регистре управления EXTCONA нулевой бит установлен в состояние логической «1»). Установка в состояние логического «0» этого бита переводит в высокоимпедансное состояние выходы PWM3 и PWM4. Установка этого бита в состояние логической «1» – нормальный режим работы.

– бит 5 FCMP1OE – бит разрешения выходов первого компаратора. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA (в дополнительном регистре управления EXTCONA нулевой бит установлен в состояние логической «1»). Установка в состояние логического «0» этого бита переводит в высокоимпедансное состояние выходы PWM1 и PWM2. Установка этого бита в состояние логической «1» – нормальный режим работы.

– бит 2 C3TRIPE – бит разрешения отключения выходов третьего компаратора по внешнему сигналу C3TRIP. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA. Если этот бит установлен в состояние логического «0», то изменение внешнего сигнала C3TRIP не приводит ни к каким последствиям. Если этот бит установлен в состояние логической «1», то появление низкого уровня сигнала на входе C3TRIP приводит к переводу выходов третьего компаратора PWM5 и PWM6 в высокоимпедансное состояние и установки флага запроса на прерывание PDPINT (перегрузка по силовым цепям).

– бит 1 C2TRIPE – бит разрешения отключения выходов второго компаратора по внешнему сигналу C2TRIP. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA. Если этот бит установлен в состояние логического «0», то изменение внешнего сигнала C2TRIP не приводит ни к каким последствиям. Если этот бит установлен в состояние логической «1», то появление низкого уровня сигнала на входе C2TRIP приводит к переводу выходов второго компаратора PWM3 и PWM4 в высокоимпедансное состояние и установки флага запроса на прерывание PDPINT (перегрузка по силовым цепям).

– бит 0 C1TRIPE – бит разрешения отключения выходов первого компаратора по внешнему сигналу C1TRIP. Используется в том случае, когда разрешено применение расширенных функций событийного устройства EVA. Если этот бит установлен в состояние логического «0», то изменение внешнего сигнала C1TRIP не приводит ни к каким последствиям. Если этот бит установлен в состояние логической «1», то появление низкого уровня сигнала на входе C1TRIP приводит к переводу выходов первого компаратора PWM1 и PWM2 в высокоимпедансное состояние и установки флага запроса на прерывание PDPINT (перегрузка по силовым цепям).

 

Структура регистра-формирователя активного уровня выходных сигналов EVA представлена на рисунке 7. Данный регистр доступен по записи и чтению.

 


Рисунок 7. Структура регистра-формирователя активного уровня выходных сигналов EVA [1]