Тестування та верифікація цифрових систем: Курс лабораторних робіт

Основною метою виконання лабораторного практикуму полягає у придбанні студентами практичних знань та навичок розробки, дослідження та верифікації цифрових схем з використанням середовища проектування Visual Studio, ModelSim та інтерфейсу PLI/VPI.
Список рекомендованої літератури
Основна література:
1. Sutherland S. The Verilog PLI Handbook: A User’s Guide and Comprehensive Reference on the Verilog Programming Language Interface, Second Edition / S. Sutherland. – Kluwer Academic Publishers, 2002. – 784 p.
2. Palnitkar S. Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition / S. Palnitkar. – Prentice Hall PTR, 2003. – 496 p.
3. Glasser M. Open Verification Methodology Cookbook / M. Glasser. – Springer, 2009. – 235 p.
Додаткова література:
1. IEEE Std 1364-2001. IEEE Standard Verilog® Hardware Description Language. – Revision of IEEE Std 1364-1995; Published 28.09.2001. – NY: The Institute of Electrical and Electronics Engineers Inc., 2001. – 778 p.
2. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем / В.В. Соловьев – М.: Горячая линия – Телеком, 2001. – 312 с.
3. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов / Е.П. Угрюмов. – 2 е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2004.